Khi phát triển các hệ thống nhúng, việc sử dụng DMA (Direct Memory Access – Truy cập bộ nhớ trực tiếp) là một kỹ thuật quen thuộc để giảm tải cho CPU trong các tác vụ chuyển dữ liệu. Nhiều lập trình viên thường xem DMA như một "người vận chuyển" đơn giản: cấu hình địa chỉ nguồn, địa chỉ đích, số lượng dữ liệu, kích hoạt, sau đó chờ cờ báo hoàn tất hoặc ngắt. Tuy nhiên, sự hiểu lầm về khái niệm "hoàn tất" của DMA có thể dẫn đến các lỗi khó nắm bắt, đặc biệt trong các ứng dụng yêu cầu tính thời gian thực và toàn vẹn dữ liệu nghiêm ngặt như lấy mẫu ADC tốc độ cao, xử lý dữ liệu cảm biến hình ảnh hoặc quản lý bộ đệm âm thanh.

Bài viết này sẽ đi sâu vào "triết lý hoàn tất" của DMA, không chỉ dừng lại ở các thanh ghi cụ thể của một dòng vi điều khiển nào đó. Mục tiêu là định hình lại cách chúng ta hiểu và sử dụng DMA một cách đáng tin cậy. Chúng ta sẽ khám phá lý do tại sao một truyền DMA có thể được báo là "hoàn tất" nhưng dữ liệu lại chưa sẵn sàng, và làm thế nào để thiết kế một luồng dữ liệu hiệu quả và an toàn. Từ chế độ truyền một lần đến chế độ đệm vòng, đệm đôi hay thậm chí là chế độ danh sách liên kết, mỗi chế độ này "hoàn tất" có ý nghĩa như thế nào?

Nếu bạn đã từng cảm thấy việc sử dụng DMA "dường như đã biết, nhưng chưa thực sự thành thạo", hoặc đã dành nhiều thời gian để gỡ lỗi liên quan đến DMA, thì bài viết này có thể giúp bạn tổng hợp những kinh nghiệm rời rạc thành một khuôn khổ phân tích và nguyên tắc thiết kế có thể tái sử dụng.

1. Định nghĩa lại "Hoàn tất": Bốn trạng thái và hai loại "Hoàn tất" của truyền DMA

Khi kích hoạt một truyền DMA, trong tâm trí chúng ta thường là một máy trạng thái nhị phân đơn giản: Đang truyền -> Hoàn tất truyền. Hàm phục vụ ngắt (ISR) sẽ kiểm tra cờ hoàn tất, xóa cờ và xử lý dữ liệu. Tuy nhiên, những vấn đề tiềm ẩn thường nằm ở sự hiểu biết thô sơ này.

Quy trình làm việc bên trong bộ điều khiển DMA phức tạp hơn nhiều so với "bắt đầu-kết thúc". Để sử dụng nó một cách đáng tin cậy, chúng ta phải xây dựng một mô hình nhận thức chi tiết hơn. Một truyền DMA ít nhất bao gồm bốn trạng thái quan trọng, và từ "hoàn tất" có thể chỉ hai trong số đó.

1.1. Bốn trạng thái cốt lõi: Rảnh rỗi, Đang truyền, Hoàn tất vận chuyển, Hoàn tất giải phóng

1. Trạng thái Rảnh rỗi (Idle State): Kênh DMA không được kích hoạt, hoặc đã hoàn tất truyền lần trước và tất cả các thao tác tiếp theo (ví dụ: xóa cờ ngắt) đã được xử lý xong. Lúc này, các thanh ghi cấu hình có thể được sửa đổi an toàn.
2. Trạng thái Đang truyền (In-progress State): Kênh DMA đã được kích hoạt và đang thực hiện việc đọc dữ liệu từ địa chỉ nguồn và ghi vào địa chỉ đích dựa trên quyền ưu tiên bus. Đây là quá trình vận chuyển dữ liệu vật lý.
3. Trạng thái Hoàn tất vận chuyển (Transfer Completed - Hardware): Bộ điều khiển DMA đã hoàn thành việc vận chuyển vật lý dữ liệu cuối cùng theo số lượng dữ liệu đã cài đặt (bộ đếm truyền giảm về 0). Tại thời điểm này, dữ liệu đã được ghi từ bộ nhớ nguồn/thanh ghi thiết bị ngoại vi vào bộ nhớ đích. Đây là hoàn tất ở cấp độ phần cứng.
4. Trạng thái Hoàn tất giải phóng (Release Completed - Software Readiness): Sau "Hoàn tất vận chuyển", bộ điều khiển DMA cần thực hiện một số thao tác dọn dẹp nội bộ và cập nhật trạng thái, ví dụ như đặt cờ ngắt hoàn tất truyền (TCIF), có thể đặt lại một số con trỏ nội bộ, v.v. Trạng thái này rất ngắn nhưng cực kỳ quan trọng. Chỉ khi trạng thái này kết thúc, cờ trạng thái mà phần mềm đọc được mới ổn định và đáng tin cậy, và khi đó mới có thể cấu hình an toàn cho lần truyền tiếp theo.

Nhiều lỗi dữ liệu ngẫu nhiên có nguồn gốc từ việc phần mềm hiểu sai rằng "cờ trạng thái đã được đặt" có nghĩa là "dữ liệu đã ổn định đến bộ nhớ đích". Thực tế, trong khoảng thời gian cực ngắn từ "Hoàn tất vận chuyển" đến "Hoàn tất giải phóng", nếu phần mềm ngay lập tức đọc bộ đệm đích (đặc biệt trong các MCU tần số cao, đa tầng pipeline), về lý thuyết tồn tại rủi ro đọc phải dữ liệu cũ hoặc chưa cập nhật (mặc dù nhiều MCU hiện đại đã giải quyết vấn đề này thông qua thiết kế bus nội bộ, nhưng đây vẫn là một nguyên tắc thiết kế cần biết). Vấn đề phổ biến hơn là trong chế độ truyền liên tục hoặc đệm vòng, việc phần mềm xác định thời điểm "hoàn tất" và các thao tác tiếp theo (như chuyển bộ đệm, điền lại dữ liệu) không đúng lúc, dẫn đến ghi đè hoặc mất dữ liệu.

1.2. Hai cờ "Hoàn tất": Hoàn tất nửa truyền và Hoàn tất toàn bộ truyền

Trong chế độ đệm vòng hoặc đệm đôi, DMA thường cung cấp hai cờ hoàn tất: hoàn tất nửa truyền (Half Transfer Complete) và hoàn tất toàn bộ truyền (Transfer Complete). Điều này trực tiếp tương ứng với hai chiến lược quản lý luồng dữ liệu.

• Cờ Hoàn tất toàn bộ truyền: Được kích hoạt khi bộ đếm truyền DMA giảm từ giá trị ban đầu về 0. Trong chế độ một lần, điều này có nghĩa là toàn bộ quá trình truyền đã kết thúc; trong chế độ vòng lặp, điều này có nghĩa là một chu kỳ bộ đệm đầy đủ đã kết thúc, và con trỏ sẽ tự động quay về vị trí bắt đầu.
• Cờ Hoàn tất nửa truyền: Được kích hoạt khi bộ đếm truyền DMA giảm xuống còn một nửa giá trị ban đầu. Đây là cơ chế then chốt để triển khai "đệm ping-pong" hoặc "đệm đôi".

Hiểu biết cốt lõi: Bản chất của hai cờ này là thông báo "thay đổi trạng thái bộ đệm" mà bộ điều khiển DMA gửi cho phần mềm. Hoàn tất nửa truyền có nghĩa là nửa đầu bộ đệm đã đầy (có thể được phần mềm sử dụng), trong khi nửa sau bộ đệm đang được DMA điền vào. Hoàn tất toàn bộ truyền có nghĩa là toàn bộ bộ đệm đã đầy (chế độ một lần), hoặc một chu kỳ điền dữ liệu đầy đủ đã kết thúc (chế độ vòng lặp).

Nếu bạn chỉ xử lý dữ liệu trong ngắt Hoàn tất toàn bộ truyền, trong luồng dữ liệu liên tục tốc độ cao (như âm thanh, video), rất có thể bộ đệm sẽ bị tràn do tốc độ xử lý không theo kịp tốc độ điền. Cách tiếp cận đúng là sử dụng ngắt Hoàn tất nửa truyền và Hoàn tất toàn bộ truyền để xử lý xen kẽ hai nửa bộ đệm, đạt được sự song song giữa việc sản xuất và tiêu thụ dữ liệu.

// Cấu trúc ví dụ cho chế độ đệm đôi tuần hoàn
#define DMA_BUFFER_SIZE 1024
uint8_t dma_data_buffer[DMA_BUFFER_SIZE]; // Bộ đệm 1024 byte
volatile int current_buffer_state = 0;    // 0: Không sẵn sàng, 1: Nửa đầu sẵn sàng, 2: Nửa sau sẵn sàng

// Giả định hàm ngắt DMA chung
void DMA_Generic_IRQHandler(void) {
    if (Check_DMA_HalfTransfer_Flag()) { // Kiểm tra cờ hoàn tất nửa truyền
        Clear_DMA_HalfTransfer_Flag();
        current_buffer_state = 1; // Báo hiệu cho vòng lặp chính, nửa đầu (0..511) đã sẵn sàng
    }
    if (Check_DMA_FullTransfer_Flag()) { // Kiểm tra cờ hoàn tất toàn bộ truyền
        Clear_DMA_FullTransfer_Flag();
        current_buffer_state = 2; // Báo hiệu cho vòng lặp chính, nửa sau (512..1023) đã sẵn sàng
    }
}

// Vòng lặp chính của ứng dụng
void main_application_loop(void) {
    while(1) {
        if (current_buffer_state == 1) {
            Process_Data_Segment(dma_data_buffer, 0, DMA_BUFFER_SIZE / 2); // Xử lý nửa đầu bộ đệm
            current_buffer_state = 0;
        } else if (current_buffer_state == 2) {
            Process_Data_Segment(dma_data_buffer, DMA_BUFFER_SIZE / 2, DMA_BUFFER_SIZE / 2); // Xử lý nửa sau bộ đệm
            current_buffer_state = 0;
        }
        // ... Các tác vụ khác của hệ thống
    }
}

Hiểu rõ hai loại "hoàn tất" này và trạng thái bộ đệm tương ứng là bước đầu tiên để chuyển từ "có thể dùng DMA" sang "dùng DMA hiệu quả".

2. Vượt xa việc vận chuyển một lần: Bốn chế độ làm việc của DMA và thiết kế luồng dữ liệu

Việc chọn chế độ làm việc DMA phù hợp là nền tảng kiến trúc để đảm bảo tính toàn vẹn và thời gian thực của luồng dữ liệu. Chế độ này quyết định hành vi của DMA sau khi "hoàn tất" một lần truyền, cũng như cách phần mềm và DMA phối hợp với nhau.

2.1. Chế độ Một lần (Single Transfer Mode): Đơn giản, nhưng thử thách ở khâu "tiếp sức"

Đây là chế độ cơ bản nhất. Cấu hình tổng số lượng truyền N, kích hoạt, DMA sẽ vận chuyển N dữ liệu sau đó dừng lại và tạo ngắt hoàn tất truyền. Phù hợp cho việc vận chuyển các khối dữ liệu rời rạc, không liên tục.

• Rủi ro tiềm ẩn: Trong các kịch bản luồng dữ liệu liên tục (ví dụ: lấy mẫu ADC liên tục), sử dụng chế độ một lần đòi hỏi phần mềm phải nhanh chóng cấu hình lại và kích hoạt lần truyền tiếp theo sau mỗi lần hoàn tất. Khoảng trống "cấu hình-kích hoạt" này có thể dẫn đến mất dữ liệu.
• Lời khuyên thiết kế: Chế độ một lần phù hợp hơn cho các tác vụ vận chuyển không thường xuyên, được kích hoạt bởi các sự kiện phần mềm. Nếu dùng cho luồng dữ liệu liên tục, phải đánh giá xem "thời gian đáp ứng ngắt hoàn tất + thời gian cấu hình lại" có nhỏ hơn khoảng thời gian tạo dữ liệu hay không. Thông thường, đây không phải là lựa chọn tối ưu.

2.2. Chế độ Vòng lặp (Circular Mode): Nền tảng của luồng dữ liệu liên tục

Trong chế độ này, khi bộ đếm truyền giảm về 0, bộ điều khiển DMA sẽ tự động tải lại giá trị ban đầu cho bộ đếm và bắt đầu truyền lần tiếp theo, lặp đi lặp lại. Đây là chế độ tiêu chuẩn để xử lý luồng dữ liệu liên tục, đều đặn (ví dụ: tạo PWM, xuất dạng sóng DAC).

• Rủi ro tiềm ẩn: Chế độ vòng lặp giải quyết vấn đề liên tục nhưng lại đưa ra rủi ro "ghi đè dữ liệu". Nếu tốc độ xử lý dữ liệu của phần mềm chậm hơn tốc độ điền bộ đệm của DMA, DMA sẽ ghi dữ liệu mới vào cùng bộ đệm trước khi phần mềm xử lý xong dữ liệu cũ, dẫn đến dữ liệu cũ bị hỏng.
• Lời khuyên thiết kế: Chế độ vòng lặp phải được sử dụng kết hợp với chiến lược "đệm đôi" (double buffering). Tức là, tận dụng ngắt hoàn tất nửa truyền và hoàn tất toàn bộ truyền đã đề cập ở trên, để DMA và phần mềm lần lượt thao tác trên các nửa khác nhau của bộ đệm. DMA luôn ghi vào nửa "an toàn", phần mềm luôn đọc từ nửa "sẵn sàng". Điều này đòi hỏi quản lý ngắt và đồng bộ trạng thái tỉ mỉ.

2.3. Chế độ điều khiển luồng từ thiết bị ngoại vi (Peripheral Flow Control Mode): Để phần cứng tự điều chỉnh nhịp điệu

Trong chế độ này, mỗi lần truyền dữ liệu (hoặc mỗi lần truyền burst) của DMA đều được kích hoạt bởi tín hiệu phần cứng của thiết bị ngoại vi (ví dụ: cờ hoàn tất chuyển đổi của ADC, cờ TXE/RXNE của SPI). Bộ điều khiển DMA giống như một "người vận chuyển" được điều khiển bởi thiết bị ngoại vi.

• Ưu điểm: Đạt được đồng bộ hóa thời gian thực cứng giữa việc tạo dữ liệu (thiết bị ngoại vi) và vận chuyển (DMA), hầu như không có độ trễ phần mềm. Rất phù hợp cho ADC, camera, giao tiếp tốc độ cao, v.v.
• Rủi ro tiềm ẩn: Nếu thiết bị ngoại vi vì một lý do nào đó (ví dụ: lỗi, cấu hình sai) ngừng tạo tín hiệu yêu cầu, DMA cũng sẽ ngừng theo, nhưng có thể không tạo ra ngắt lỗi rõ ràng, dẫn đến hệ thống bị "treo lặng".
• Lời khuyên thiết kế: Khi sử dụng chế độ điều khiển luồng từ thiết bị ngoại vi, cần cấu hình cơ chế giám sát thời gian chờ hoặc watchdog cho chính thiết bị ngoại vi. Đồng thời, việc hiểu rõ điều kiện tạo tín hiệu yêu cầu của thiết bị ngoại vi là rất quan trọng (ví dụ: mỗi đơn vị dữ liệu yêu cầu một lần, hay sau khi đầy FIFO mới yêu cầu một lần?).

2.4. Chế độ Bộ nhớ tới Bộ nhớ (Memory-to-Memory Mode): Cân nhắc khi vận chuyển bộ nhớ thuần túy

Chế độ này được sử dụng để vận chuyển dữ liệu tốc độ cao giữa hai vùng bộ nhớ, không liên quan đến thiết bị ngoại vi. Thường được sử dụng trong xử lý hình ảnh, di chuyển bộ đệm, khởi tạo khối dữ liệu, v.v.

• Rủi ro tiềm ẩn: Truyền bộ nhớ tới bộ nhớ thường chiếm một lượng lớn băng thông bus hệ thống, có thể chặn truy cập bộ nhớ của CPU hoặc các chủ bus khác (như một DMA khác), dẫn đến giảm hiệu suất tổng thể của hệ thống hoặc làm giảm tính thời gian thực.
• Lời khuyên thiết kế:
  1. Lập kế hoạch thời điểm truyền: Thực hiện vận chuyển khối bộ nhớ lớn khi hệ thống tương đối rảnh rỗi.
  2. Sử dụng truyền burst: Nếu DMA hỗ trợ, cấu hình độ dài burst phù hợp có thể nâng cao hiệu quả sử dụng bus.
  3. Lưu ý tính nhất quán của Cache: Nếu CPU có Cache, trong vùng bộ nhớ liên quan đến hoạt động DMA, cần thực hiện các thao tác vệ sinh (clean) hoặc hủy hiệu lực (invalidate) Cache một cách chính xác, nếu không CPU có thể đọc dữ liệu cũ trong Cache hoặc dữ liệu do DMA ghi vào bị Cache ghi đè. Đây là một vấn đề cổ điển và dễ mắc lỗi trong phát triển nhúng.

// Ví dụ về việc invalidate D-Cache sau khi DMA ghi dữ liệu vào vùng nhớ
// Giả sử sử dụng kiến trúc Cortex-M7
// Sau khi DMA ghi dữ liệu vào 'target_memory_area'
// Trước khi CPU đọc vùng nhớ này, cần invalidate các dòng cache tương ứng
void invalidate_dcache_for_dma_buffer(void* address, size_t length) {
    // Hàm này sẽ gọi chức năng của thư viện CMSIS hoặc BSP để invalidate D-Cache
    SCB_InvalidateDCache_by_Addr((uint32_t*)address, length);
}

// Cách sử dụng:
// uint8_t my_dma_receive_buffer[1024];
// // ... Cấu hình và khởi động DMA để ghi vào my_dma_receive_buffer ...
// // Đợi DMA hoàn tất truyền
//
// // Trước khi CPU đọc dữ liệu từ my_dma_receive_buffer, đảm bảo cache consistency
// invalidate_dcache_for_dma_buffer(my_dma_receive_buffer, sizeof(my_dma_receive_buffer));
//
// // Giờ CPU có thể đọc my_dma_receive_buffer một cách an toàn

Việc lựa chọn chế độ không chỉ là ghép nối chức năng đơn giản, mà là một quyết định tổng thể dựa trên đặc điểm luồng dữ liệu, yêu cầu thời gian thực và hạn chế tài nguyên hệ thống. Bảng dưới đây có thể dùng làm tài liệu tham khảo nhanh:

Chế độ hoạt động	Kịch bản ứng dụng điển hình	Trách nhiệm phần mềm	Rủi ro chính	Chiến lược giảm thiểu
Chế độ Một lần	Vận chuyển khối dữ liệu rời rạc, khởi tạo thiết bị ngoại vi	Cấu hình lại và kích hoạt sau mỗi lần truyền	Luồng dữ liệu không liên tục, có thể mất dữ liệu	Đảm bảo tốc độ cấu hình lại nhanh hơn tốc độ tạo dữ liệu
Chế độ Vòng lặp	Luồng dữ liệu liên tục (lấy mẫu ADC, xuất DAC)	Quản lý bộ đệm đôi, xử lý ngắt nửa/toàn bộ hoàn tất	Ghi đè dữ liệu	Thực hiện đệm ping-pong, đảm bảo tốc độ tiêu thụ >= tốc độ sản xuất
Chế độ điều khiển luồng từ thiết bị ngoại vi	Thiết bị ngoại vi tạo dữ liệu theo thời gian (SPI/I2C truyền/nhận, ADC)	Cấu hình ban đầu, giám sát lỗi	Lỗi thiết bị ngoại vi dẫn đến DMA dừng lặng lẽ	Giám sát thời gian chờ của thiết bị ngoại vi, cấu hình watchdog
Chế độ Bộ nhớ tới Bộ nhớ	Sao chép khối dữ liệu bộ nhớ, xử lý hình ảnh	Duy trì tính nhất quán của Cache, lập kế hoạch băng thông	Tranh chấp băng thông bus, vấn đề nhất quán Cache	Sắp xếp thời điểm hợp lý, sử dụng truyền burst, duy trì Cache

3. Từ cấu hình đến ổn định: Danh sách kiểm tra thực hành kỹ thuật DMA

Sau khi hiểu các nguyên tắc và chế độ, cuối cùng là đưa vào mã nguồn và gỡ lỗi. Phần này, chúng ta sẽ tổng hợp một danh sách kiểm tra thực hành từ khởi tạo đến vận hành ổn định, bao gồm những chi tiết mà tài liệu có thể không nhấn mạnh nhưng chắc chắn sẽ gặp phải trong thực tế.

3.1. "Phương pháp kiểm tra bốn bước" khi khởi tạo cấu hình

Khi cấu hình DMA, tuân thủ một trình tự kiểm tra cố định có thể tránh các lỗi cơ bản.

1. Xung nhịp và Kích hoạt: Xung nhịp của bộ điều khiển DMA đã được kích hoạt chưa? Đây là tiền đề cho mọi hoạt động.
2. Kênh và Ánh xạ yêu cầu: Kênh DMA bạn đang sử dụng đã được ánh xạ chính xác đến đường yêu cầu của thiết bị ngoại vi đích chưa? Các thiết bị ngoại vi khác nhau (ví dụ: USART1_TX, ADC1) có thể được gắn cố định vào một kênh cụ thể, hoặc cần phần mềm cấu hình mối quan hệ ánh xạ.
3. Địa chỉ và Căn chỉnh: Cấu hình địa chỉ nguồn và địa chỉ đích đã chính xác chưa? Địa chỉ có được căn chỉnh theo độ rộng dữ liệu không (ví dụ: truyền 32-bit, địa chỉ cần căn chỉnh 4 byte)? Trong chế độ bộ nhớ tới thiết bị ngoại vi, địa chỉ thiết bị ngoại vi thường là địa chỉ của thanh ghi dữ liệu của nó và nên được cấu hình là địa chỉ cố định (không tăng).
4. Độ rộng dữ liệu và Truyền burst: Độ rộng dữ liệu nguồn và đích có khớp không? Nếu không khớp (ví dụ: thiết bị ngoại vi là 8-bit, bộ nhớ là 32-bit), DMA thường xử lý như thế nào (đóng gói/giải gói)? Có cần kích hoạt truyền burst để nâng cao hiệu quả không?

Lưu ý: Trước khi sửa đổi bất kỳ thanh ghi cấu hình nào của kênh DMA (đặc biệt là địa chỉ, số lượng dữ liệu), cần đảm bảo kênh đó đã bị vô hiệu hóa. Việc sửa đổi cấu hình quan trọng khi kênh đang được kích hoạt sẽ dẫn đến hành vi không xác định, rất có thể gây ra lỗi truyền hoặc khóa hệ thống.

3.2. Quản lý ngắt và "Thao tác nguyên tử" khi xóa trạng thái

Ngắt DMA là cốt lõi của đồng bộ hóa, nhưng việc viết hàm phục vụ ngắt (ISR) có những quy tắc riêng.

• Đọc trạng thái trước, xóa cờ sau: Khi vào ISR, trước tiên hãy đọc và lưu trữ giá trị thanh ghi trạng thái, xác định nguồn ngắt (hoàn tất truyền, nửa truyền, lỗi truyền, v.v.), sau đó mới xóa cờ ngắt tương ứng. Thứ tự này có thể ngăn chặn các sự kiện ngắt mới xảy ra giữa quá trình xác định và xóa, dẫn đến cờ bị ghi đè.
• Xóa cờ phải "chính xác": Chỉ xóa cờ ngắt mà bạn đã xử lý. Tránh sử dụng các thao tác thô bạo như "xóa tất cả cờ đang chờ xử lý", để không làm mất thông tin ngắt chưa được xử lý khác.
• Thao tác tốn thời gian ra khỏi ngắt: Trong ngắt DMA, chỉ thực hiện các thao tác cần thiết nhất, nhanh chóng vào và ra, như đặt cờ sẵn sàng bộ đệm, cập nhật con trỏ. Xử lý dữ liệu phức tạp (như lọc, chuyển đổi) nên được đặt trong vòng lặp chính hoặc tác vụ ưu tiên thấp, dựa trên cờ sẵn sàng bộ đệm. Chiếm dụng ngắt quá lâu sẽ làm chậm phản hồi của hệ thống, thậm chí bỏ lỡ các ngắt DMA tiếp theo.

// Cấu trúc hàm ngắt DMA mẫu
volatile uint8_t dma_transfer_completed_flag = 0; // Cờ báo hiệu hoàn tất truyền cho kênh X

void DMA_Channel_X_IRQHandler(void) {
    uint32_t current_dma_status = DMA_GetControllerStatusRegister(); // 1. Đọc thanh ghi trạng thái điều khiển DMA

    if (current_dma_status & DMA_STATUS_TC_CHANNEL_X_FLAG) { // Phát hiện cờ hoàn tất truyền của kênh X
        // 2. Thực hiện các thao tác cốt lõi nhanh chóng
        dma_transfer_completed_flag = 1; // Đặt cờ thông báo cho vòng lặp chính
        DMA_ClearChannelX_TC_Flag(); // 3. Cuối cùng, xóa cờ ngắt hoàn tất truyền của kênh X một cách chính xác
    }
    // Xử lý các nguồn ngắt khác nếu có (ví dụ: ngắt lỗi, ngắt nửa truyền cho kênh X)
    // if (current_dma_status & DMA_STATUS_HT_CHANNEL_X_FLAG) { ... }
    // if (current_dma_status & DMA_STATUS_TE_CHANNEL_X_FLAG) { ... }
}

3.3. "Phương pháp định vị ba lớp" khi gỡ lỗi và khắc phục sự cố

Khi DMA không hoạt động hoặc dữ liệu bị lỗi, đừng mù quáng sửa đổi mã. Thực hiện khắc phục sự cố theo các lớp từ ngoài vào trong, từ mềm đến cứng.

Lớp thứ nhất: Kiểm tra cấu hình và kích hoạt

• Xung nhịp DMA và thiết bị ngoại vi đã được bật chưa?
• Kênh DMA đã được ánh xạ và kích hoạt đúng cách chưa?
• Yêu cầu DMA của thiết bị ngoại vi đã được kích hoạt chưa (ví dụ: bit kích hoạt DMA_TX/RX của USART)?
• Tổng số lượng truyền (bộ đếm truyền) có lớn hơn 0 không?
• Ngắt đã được cấu hình và bật chưa (nếu cần)?

Lớp thứ hai: Giám sát quá trình truyền

• Sử dụng trình gỡ lỗi để xem thanh ghi: Quan sát xem bộ đếm truyền (CNDTR) của kênh DMA có đang giảm không? Điều này có thể chứng minh DMA đã được kích hoạt thành công và đang hoạt động.
• Kiểm tra cờ lỗi bus: Xem thanh ghi trạng thái DMA có cờ lỗi truyền (TEIF), lỗi bus, v.v. không. Những lỗi này có thể do địa chỉ bất hợp lệ, vấn đề căn chỉnh hoặc xung đột truy cập bus.
• Kiểm tra trạng thái thiết bị ngoại vi: Thiết bị ngoại vi có đang tạo dữ liệu hoặc yêu cầu bình thường không? Ví dụ, cờ hoàn tất chuyển đổi của ADC có được đặt không? Cờ TXE của UART có trống không?

Lớp thứ ba: Kiểm tra tính nhất quán của dữ liệu

• Vấn đề Cache: Nếu CPU có Cache, vùng bộ nhớ mà DMA thao tác có được cấu hình là "không cache" (non-cacheable) hay đã duy trì tính nhất quán của Cache đúng cách chưa?
• Hàng rào bộ nhớ (Memory barrier): Trước khi khởi động truyền DMA, nếu CPU đã ghi vào bộ đệm dữ liệu nguồn trước đó, có cần hàng rào bộ nhớ dữ liệu (__DSB()) để đảm bảo dữ liệu đã thực sự được ghi vào bộ nhớ, chứ không phải vẫn nằm trong bộ đệm ghi của CPU không?
• Từ khóa volatile: Các bộ đệm hoặc cờ trạng thái được chia sẻ giữa DMA ISR và vòng lặp chính có được khai báo đúng cách với từ khóa volatile để ngăn trình biên dịch tối ưu hóa quá mức không?

3.4. Cân nhắc nâng cao: Chế độ danh sách liên kết và ứng dụng băng thông cao

Đối với các kịch bản phức tạp hơn (như cần thay đổi động đích truyền, truyền xen kẽ các khối dữ liệu khác nhau), một số bộ điều khiển DMA cao cấp hỗ trợ chế độ danh sách liên kết (hay còn gọi là chế độ "phân tán-tập hợp"). Bạn có thể định nghĩa trước một danh sách liên kết các "mô tả truyền" trong bộ nhớ, mỗi mô tả chứa một tập hợp cấu hình truyền (nguồn, đích, số lượng dữ liệu, v.v.). DMA sau khi hoàn tất truyền được định nghĩa bởi một mô tả, sẽ tự động tải mô tả tiếp theo và tiếp tục, không cần can thiệp của phần mềm. Điều này tăng cường đáng kể tính linh hoạt và mức độ tự động hóa của DMA.

Trong các ứng dụng băng thông cao như hình ảnh, âm thanh, cũng cần lưu ý:

• Lập kế hoạch băng thông: DMA, CPU và các chủ bus khác (như GPU, một DMA khác) cùng cạnh tranh băng thông bus hệ thống. Cần đánh giá mức độ bão hòa của bus để tránh độ trễ truyền do thiếu băng thông.
• Căn chỉnh dữ liệu và truyền burst: Tối ưu hóa cách căn chỉnh dữ liệu và kích hoạt độ dài truyền burst phù hợp có thể cải thiện đáng kể tỷ lệ sử dụng băng thông hiệu quả.
• Sử dụng DMA chuyên dụng hoặc BDMA: Một số chip trang bị DMA chuyên dụng cho các thiết bị ngoại vi tốc độ cao (như giao diện camera, SDMMC), với đường truyền dữ liệu và cơ chế ưu tiên tốt hơn, nên ưu tiên sử dụng.

4. Đúc kết kinh nghiệm: Biến DMA từ "chức năng" thành "thành phần kiến trúc"

Cuối cùng, hãy bỏ qua các cấu hình và gỡ lỗi cụ thể, nhìn lại vai trò của DMA từ góc độ thiết kế hệ thống. Nó không nên chỉ là một hàm khởi tạo trong lớp driver thiết bị ngoại vi, mà nên được coi là một thành phần kiến trúc luồng dữ liệu hệ thống quan trọng.

Nguyên tắc thiết kế một: Xác định rõ quyền sở hữu và vòng đời dữ liệu. Bất cứ lúc nào, một vùng bộ đệm bộ nhớ, "quyền sở hữu" của nó phải rõ ràng – hoặc thuộc về DMA (đang được điền hoặc đọc), hoặc thuộc về CPU (đang được xử lý). Thông qua ngắt hoàn tất nửa truyền / hoàn tất toàn bộ truyền và cờ trạng thái, việc chuyển giao quyền sở hữu phải được thực hiện rõ ràng. Tránh tình trạng cả hai bên cùng thao tác trên cùng một vùng bộ nhớ, dẫn đến điều kiện tranh chấp.

Nguyên tắc thiết kế hai: Lấy luồng dữ liệu làm trung tâm, thay vì lấy module làm trung tâm. Khi thiết kế hệ thống, trước tiên hãy vẽ biểu đồ luồng dữ liệu chính: dữ liệu được tạo ra từ đâu (cảm biến, mạng), được ai vận chuyển (DMA), đến đâu (bộ đệm bộ nhớ), được ai xử lý (CPU, một DMA khác), và cuối cùng đi về đâu (màn hình, bộ nhớ, mạng). DMA là "băng chuyền" trên dây chuyền này, cấu hình và chế độ của nó phải phục vụ cho sự trôi chảy của toàn bộ dây chuyền.

Nguyên tắc thiết kế ba: Dành chỗ cho lỗi và thời gian chờ. Truyền DMA không phải là hoàn toàn đáng tin cậy. Lỗi bus, lỗi thiết bị ngoại vi, xung đột cấu hình đều có thể dẫn đến việc truyền bị dừng. Ngoài việc kích hoạt ngắt lỗi của chính DMA, cũng nên cân nhắc thêm cơ chế giám sát thời gian chờ ở lớp ứng dụng. Ví dụ, nếu dự kiến mỗi 10ms sẽ nhận được một ngắt hoàn tất nửa truyền, thì có thể thiết lập một bộ định thời watchdog, nếu quá 15ms mà không có ngắt, thì kích hoạt quy trình phục hồi lỗi (reset DMA, khởi tạo lại thiết bị ngoại vi, v.v.).

Nguyên tắc thiết kế bốn: Đánh giá và cân bằng hiệu suất. DMA giải phóng CPU, nhưng lại đưa vào tranh chấp bus và việc gỡ lỗi phức tạp hơn. Trong các tác vụ vận chuyển dữ liệu đơn giản, tần số thấp, việc sử dụng CPU dò hỏi (polling) hoặc ngắt có thể đơn giản và trực quan hơn. Điểm quyết định khi đưa DMA vào là: gánh nặng của CPU đã trở thành nút thắt cổ chai chưa? Yêu cầu về thời gian thực và tính liên tục của luồng dữ liệu có cao không? Hệ thống có các tác vụ phức tạp hơn cần CPU xử lý không? Chỉ khi câu trả lời là khẳng định, việc đầu tư thời gian và công sức để thiết kế và gỡ lỗi liên kết DMA mới đáng giá.

Đây chính là một sự thay đổi tư duy điển hình về DMA: từ việc tập trung vào "làm thế nào để khởi động và dừng nó", chuyển sang tập trung vào "làm thế nào để phối hợp an toàn, hiệu quả và có tính xác định với nó". Khi bạn bắt đầu thiết kế DMA với góc nhìn luồng dữ liệu, với sự chặt chẽ của máy trạng thái, với cái nhìn tổng thể về cạnh tranh tài nguyên, thì nó sẽ không còn là một thiết bị ngoại vi khó hiểu nữa, mà sẽ trở thành một trợ thủ đắc lực giúp bạn xây dựng các hệ thống nhúng hiệu quả và đáng tin cậy.