Trong thiết kế Verilog/SystemVerilog, các macro được định nghĩa bằng lệnh tiền xử lý `define tuân theo quy tắc về Đơn vị Biên dịch (Compilation Unit). Dưới đây là mô tả chi tiết về phạm vi hiệu lực của các định nghĩa macro, ví dụ như từ một tệp config_params.sv.

1. Quy Tắc Phạm Vi của Định Nghĩa Macro (`define)

• Bắt đầu hiệu lực: Macro có hiệu lực từ vị trí của câu lệnh `define.
• Kết thúc hiệu lực:
  • Nếu không có lệnh `undef rõ ràng, định nghĩa macro sẽ duy trì hiệu lực cho đến khi kết thúc đơn vị biên dịch hiện tại.
  • Nếu có lệnh `undef rõ ràng, macro sẽ mất hiệu lực ngay sau lệnh đó.
• Phạm vi áp dụng:
  • Chỉ có hiệu lực đối với mã nguồn tiếp theo trong cùng một đơn vị biên dịch.
  • Nếu một macro được định nghĩa trong một tệp, và tệp đó được các tệp khác bao gồm (`include), thì macro đó sẽ có hiệu lực đối với mã nguồn trong các tệp đã bao gồm.

2. Phân Tích Các Kịch Bản Cụ Thể

Giả sử chúng ta có cấu trúc tệp sau:

project_files.f (Danh sách các tệp)
├── config_params.sv    // Định nghĩa macro `define ADDR_WIDTH 16
├── controller_module.sv // Sử dụng `ADDR_WIDTH
├── processor_unit.sv    // Sử dụng `ADDR_WIDTH
└── sub_system/memory_interface.sv // Sử dụng `ADDR_WIDTH

(1) Định Nghĩa về Đơn Vị Biên Dịch

• Đơn vị Biên dịch:
  • Nếu tất cả các tệp trong project_files.f được biên dịch cùng lúc thông qua một lệnh công cụ (ví dụ: vcs -f project_files.f), thì tất cả các tệp này thuộc về cùng một đơn vị biên dịch.
  • Nếu mỗi tệp .sv được biên dịch riêng lẻ (ví dụ: gọi công cụ nhiều lần), thì mỗi tệp sẽ thuộc về một đơn vị biên dịch khác nhau.

(2) Phạm Vi Hiệu Lực của Macro

• Kịch bản 1: config_params.sv được `include vào từng tệp module

  // controller_module.sv
  `include "config_params.sv" // Bao gồm định nghĩa macro tường minh
  module controller_module (input logic [`ADDR_WIDTH-1:0] address_bus);
      // ... mã sử dụng ADDR_WIDTH
  endmodule
  

  Kết quả: ADDR_WIDTH chỉ có hiệu lực trong các tệp đã bao gồm config_params.sv một cách rõ ràng.

• Kịch bản 2: config_params.sv được `include trong tệp cấp cao nhất

  // system_top.sv (tệp cấp cao nhất)
  `include "config_params.sv" // Tệp cấp cao nhất bao gồm định nghĩa macro
  `include "controller_module.sv"
  `include "processor_unit.sv"
  

  Kết quả: ADDR_WIDTH có hiệu lực đối với system_top.sv và tất cả các submodule được nó bao gồm (vì chúng thuộc cùng một đơn vị biên dịch).

• Kịch bản 3: Định nghĩa macro toàn cục thông qua dòng lệnh công cụ

  Trong quá trình biên dịch, macro có thể được định nghĩa trực tiếp qua các tùy chọn dòng lệnh (không cần tệp config_params.sv):

  vcs -f project_files.f +define+ADDR_WIDTH=16
  

  Kết quả: ADDR_WIDTH có hiệu lực đối với tất cả các tệp được biên dịch (và độ ưu tiên cao hơn các `define trong tệp).

3. Các Điểm Chính Cần Lưu Ý

Kịch bản	Phạm vi hiệu lực của macro	Ví dụ
config_params.sv được mỗi module `include tường minh	Chỉ có hiệu lực trong các module đã bao gồm config_params.sv rõ ràng	controller_module.sv, processor_unit.sv có thể sử dụng macro
config_params.sv được `include trong tệp cấp cao nhất	Có hiệu lực đối với tệp cấp cao nhất và tất cả các submodule được nó `include	system_top.sv, controller_module.sv, processor_unit.sv đều có hiệu lực
Định nghĩa macro toàn cục qua dòng lệnh	Có hiệu lực đối với tất cả các tệp được biên dịch (ưu tiên cao nhất)	Tất cả các tệp có thể sử dụng macro mà không cần `include
config_params.sv không được bất kỳ tệp nào bao gồm	Macro không có hiệu lực	memory_interface.sv không thể sử dụng `ADDR_WIDTH

4. Lời Khuyên Trong Các Dự Án Thực Tế

(1) Tránh "Ô Nhiễm" Macro

• Cục bộ hóa định nghĩa macro: Chỉ `include config_params.sv trong các module thực sự cần macro đó, thay vì bao gồm toàn cục.
• Quy ước đặt tên: Sử dụng tiền tố đặc trưng (ví dụ: MYIP_ADDR_WIDTH) để tránh xung đột với các macro khác.

(2) Quản Lý Độ Ưu Tiên

• Macro dòng lệnh ưu tiên: Nếu cần ghi đè các định nghĩa `define trong tệp, hãy sử dụng tùy chọn công cụ (ví dụ: +define+XX).
• Hủy định nghĩa tường minh (`undef): Hủy bỏ định nghĩa macro không còn cần thiết ở cuối module để giới hạn phạm vi của nó:

  `undef ADDR_WIDTH
  

(3) Kiểm Soát Quy Trình Biên Dịch

• Đồng nhất đơn vị biên dịch: Đảm bảo các tệp liên quan được biên dịch trong cùng một đơn vị biên dịch để chia sẻ các định nghĩa macro.
• Đơn vị biên dịch độc lập: Nếu cần cô lập phạm vi macro, hãy biên dịch các tập hợp tệp khác nhau thành các đơn vị biên dịch riêng biệt.

5. Ví Dụ Minh Họa

(1) Module Bao Gồm config_params.sv Tường Minh

// my_peripheral.sv
`include "config_params.sv" // Bao gồm định nghĩa macro
module my_peripheral (input logic [`ADDR_WIDTH-1:0] data_in);
    // ADDR_WIDTH có hiệu lực tại đây
endmodule

// another_component.sv
module another_component (output logic [`ADDR_WIDTH-1:0] data_out); // Không bao gồm config_params.sv
    // Lỗi: ADDR_WIDTH không được định nghĩa
endmodule

(2) Tệp Cấp Cao Nhất Bao Gồm config_params.sv

// main_system.sv
`include "config_params.sv" // Tệp cấp cao nhất bao gồm
`include "my_peripheral.sv"
`include "another_component.sv"

// Cả my_peripheral.sv và another_component.sv đều có thể sử dụng `ADDR_WIDTH

(3) Định Nghĩa Toàn Cục qua Dòng Lệnh

vcs -f design_files.f +define+ADDR_WIDTH=16 # Tất cả các tệp có thể trực tiếp sử dụng `ADDR_WIDTH